2. Аналого-цифровое преобразование сигналов

Рис. 2.7. Расположение выводов АЦП МАХ 1243

Такое же расположение выводов имеют и более ранние изделия компании MAXIM (MAX 187, МАХ 189), и современные модели (МАХ 1240, МАХ 1242).

Некоторые из этих АЦП снабжены встроенным источником опорного напряжения, что дает дополнительные преимущества при расширении возможностей устройств, рассматриваемых в главе 4 данной книги.

Существует два варианта протокола связи, используемого при работе с АЦП МАХ 1243. Они представлены на рис. 2.8.
Первый вариант (рис. 2.8а) в основном предназначен для применения в устройствах, которые используют протокол, строго соответствующий стандарту QSPI для определенных типов последовательных интерфейсов микроконтроллеров. Он отличается наличием двух дополнительных бит S0 и S1 и использованием дополнительных нулей, выводимых при получении более 11 тактовых импульсов. Протокол, совместимый с SPI и Microwire (рис. 2.8б), в большей степени соответствует нашим нуждам, так как работает с блоками по 10 бит.

Рис. 2.8а. Протокол связи АЦП MAX 1243.

Рис. 2.8б. Протокол связи АЦП MAX 1243.

Следует учитывать, что в начале кодовой посылки присутствует «единичный» бит, в некотором роде стартовый; его нужно исключать перед обработкой, например подав один дополнительный тактовый импульс.

В отличие от вышеописанных компонентов, АЦП МАХ 1243 должен выполнить преобразование перед тем, как вывести слово данных. Следовательно, после подачи уровня логического нуля на вывод CS (начало преобразования) надо ждать не менее 7,5 мкс или дожидаться перехода сигнала на выводе DOUT в состояние логической единицы, перед тем как подать положительный перепад напряжения (фронт импульса) на вывод SCLK для начала вывода данных. Преимущество такого способа работы состоит в том, что получаемый результат соответствует текущему циклу преобразования, а не предыдущему, как у вышеописанных устройств. Кроме того, при выводе результата можно использовать только восемь старших значащих разрядов, иначе говоря, использовать МАХ 1243 в 8-разрядном режиме очень высокой точности. Для этого достаточно прекратить передачу данных после бита В2, подав на вывод CS сигнал логической единицы.

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18